Napisujemo testbench modul i izvodimo simulaciju u okruženju ModelSim od Altere.
Potrebno
- - računar;
- - instalirano razvojno okruženje Quartus II + ModelSim.
Instrukcije
Korak 1
Prvi korak je osigurati da je put do alata ModelSim naveden u razvojnom okruženju Quartus II. Da biste to učinili, otvorite izbornik Alati -> Opcije. U opcijama idite na Općenito -> Opcije EDA alata. Pronalazimo polje ModelSim-Altera i u njega upišemo C: / altera / 13.0sp1 / modelsim_ase / win32aloem ili, klikom na dugme s tri točke, tražimo ovaj direktorij na našem računaru. Naravno, za verziju Quartusa koja nije moja, imat ćete vlastiti put do direktorija "win32aloem".
Korak 2
Imate projekt za FPGA u Quartus II. Kako pisati testove ili testbencheve (testbench) - ovo je tema za poseban članak. Za sada pretpostavimo da je vaš testbench već napisan. Sada trebate reći razvojnom okruženju koji test želite koristiti prilikom simulacije. Da biste to učinili, otvorite postavke putem izbornika Zadaci -> Postavke … U prozoru koji se otvori, u odjeljku Postavke EDA alata -> Simulacija, kliknite gumb Test Benches … Ovdje, usput, možete postaviti nekoliko testova i prebacite se na potreban prilikom sastavljanja projekta.
Korak 3
Otvorio se prozor za uređivanje testova. Još nismo stvorili nijedan testni sto, tako da je lista prazna. Pritisnite dugme Novo … U prozoru koji se otvori morate postaviti postavke testa.
S lijeve strane polja kliknite gumb s tri točke. Odaberite datoteku s testbench kodom i kliknite Otvori. Sada kliknite gumb Dodaj. Test se pojavio na listi testova.
Nakon toga, u polju postavite ime modula najvišeg nivoa koji je definiran u vašem testbenchu. U polje možete unijeti bilo koje ime, po defaultu će se automatski stvoriti isto kao i ime modula.
To je to, postavili smo osnovne postavke testa. Dvaput pritisnite U redu. Sada se naš test pojavio na padajućem spisku ispitnih klupa. Kliknite ponovo OK.
Korak 4
Ako još niste izvršili sintezu projekta, vrijeme je da to učinite. Na izborniku odaberite Obrada -> Start -> Pokreni analizu i sintezu ili pritisnite kombinaciju tipki Ctrl + K ili jednostavno kliknite odgovarajuću ikonu na gornjoj ploči.
Korak 5
Simulacija se može pokrenuti. Odaberite Alati -> Pokreni alat za simulaciju -> RTL Simulation iz izbornika (1) ili kliknite ikonu RTL Simulation na gornjoj ploči (2).
Korak 6
Pokrenut će se alat ModelSim koji će izvršiti sve upute napisane u vašem testbenchu i zaustaviti se (ako ste to posebno naznačili s $ stop direktivom u testnom kodu). Na ekranu će se prikazati dijagrami nivoa FPGA ulaznih i izlaznih signala koje ste opisali u svom projektu.
